文章编号:1001-9014(2004)05-0357-03

低阻硅衬底上形成的低损耗共平面波导传输线

葛羽屏¹,郭方敏^{1,2}, 王伟明¹, 徐 欣¹
游淑珍¹, 邵 丽¹, 于绍欣¹, 朱自强¹, 陆 卫²
(1. 华东师范大学 信息科学与技术学院,上海 200062;
2. 中国科学院上海技术物理所 红外物理国家重点实验室,上海 200083)

摘要:在厚膜多孔硅(PS)/氧化多孔硅(OPS)衬底上,结合聚酰亚胺涂层改善表面,研制低损耗、高性能射频(RF)/ 微波(MW)共平面波导 CPW(Coplanar Waveguide). 通过在 N 和 P 型硅上形成不同厚度 PS 膜,并对其上的 CPW 进 行分析比较,厚膜 PS 与石英的共面波导插入损耗非常接近,远小于在 2000Ω · cm 高阻硅上形成的多晶硅 - 氧化 硅组合衬底:在 0-33GHz 范围,插入损耗小于 5dB/1.2cm;33-40GHz 范围,小于 7.5dB/1.2cm. 关键 词:射频(RF)/微波(MW);多孔硅/氧化多孔硅;共面波导;插入损耗 中图分类号:TN405 文献标识码:A

LOW-LOSS CPW LINE ON LOW-RESISTIVITY SILICON

GE Yu-Ping¹, GUO Fang-Min^{1,2}, WANG Wei-Ming¹, XU Xin

YOU Shu-Zhen¹, SHAO Li¹, YU Shao-Xin¹, ZHU Zi-Qiang¹, LU Wei²

(1. Department of Electrical Engineering, East China Normal University, Shanghai 200062, China;

2. National Lab. for Infrared Physics, Shanghai Institute of Technical Physics,

Chinese Academy of Science, Shanghai 200083, China)

Abstract: Low loss and high performance RF/microwave CPW(coplanar waveguide) were fabricated on thicker porous silicon(PS)/ oxidized porous silicon(OPS) substrate associated with polyimide coating to improve smoothness. PS films with different thickness were formed on both N and P-type Si, and the CPW losses on them were discussed. The CPW loss on thick PS is intimately close to quartz, and much lower than the combined substrate of poly-Si / oxidized poly-Si growing on a $2000\Omega \cdot \text{cm}$ Si wafer. The insertion loss on PS was lower than 5dB/1.2cm in the range of 0-33GHz, and less than 7. 5dB/1.2cm in 33-40GHz.

Key words: RF/microwave; PS/OPS; CPW (coplanar waveguide); insertion loss

引言

随着射频无线通信的发展,急需将 RF/MW 无 源器件集成在与 CMOS 工艺兼容的微波单片集成电 路中.但在低阻硅衬底上制备 CPW、电感等元器件, 随着频率升高产生的很大损耗导致无法正常工作. 为实现 RF/MW 元器件的低损耗特性,人们做了很 多努力,如用高阻硅衬底制备微波无源器件^[1];在 低阻硅衬底背面采用体微机械加工技术,腐蚀 V 形 槽来隔离器件和衬底间的电磁耦合效应^[2];在低阻 Si 衬底上淀积 SiO₂ 厚膜绝缘层^[3],等.这些方法不 仅增加工艺复杂性,而且随着频率升高,衬底存在的 少量电导率仍会引起信号导波模耦合进入衬底而产 生较大损耗^[4].厚膜 PS/ OPS 是一种很有潜力的新 型低损耗介质材料^[5-7].采用电化学腐蚀有选择地 在硅片表面形成一定厚度多孔层,电阻率超过 10⁶Ω · cm,有效抑制衬底表面电磁耦合.研究 N 和 P 型 衬底形成不同厚度 PS/OPS 膜,制备 CPW 传输线, 与多晶硅(高阻硅衬底)和石英衬底进行比较,获得 令人瞩目的低损耗效果.

1 理论分析

传输线是约束电磁波沿规定方向传输能量和信息的系统.信号沿 CPW 传输,经历由自由空间和衬

收稿日期:2003 - 12 - 03,修回日期:2004 - 04 - 18

Received date: 2003 - 12 - 03, revised date: 2004 - 04 - 18

基金项目:国家 973 集成微光机电系统研究(G1999033105),国家自然科学基金(69975409,10374095),上海应用材料研究与发展基金项目 (0306).

作者简介:葛羽屏(1980-), 女, 华东师范大学信息学院 02 级硕士研究生, 主要研究方向 RF MEMS 器件.

表 1 不同衬底的微波损耗(dB/m) Table 1 The microwave loss of different substrates(dB/m)

				,	
衬底材料		1 GHZ	10GHZ	20GHZ	30GHZ
	介质损耗 α _d	0.00168	0.0168	0.0336	0.0504
石英	导体欧姆损耗α。	1.527	4.828	6.828	8.363
	总损耗 $\alpha = \alpha_d + \alpha_e$	1.529	4.844	6.861	8.413
	介质损耗 α_d	0.567	5.67	11.34	17.01
S,	导体欧姆损耗α。	2.741	8.668	12,258	15.013
	总损耗 $\alpha = \alpha_d + \alpha_c$	3.308	14.338	23, 598	32.023
	介质损耗 α _d	0. 1975	1.975	3.95	5,925
GaAs	导体欧姆损耗 α,	2.857	9.034	12.777	15.648
	总损耗 $\alpha = \alpha_d + \alpha_c$	3.054	11.009	16.727	21.573

底材料组成的非均匀介质,当频率较高,CPW 传导 的沿纵向传输的电磁波(即导波)模式有横电磁波 (TE)模和横磁波(TM)模两种,且随频率上升,各高 阶次的 TE 和 TM 模相继被激励,传输线上的信号导 波模耦合进入衬底,引起传输线损耗,即信号功率衰 减.传播常数 γ 是描述电磁波传播过程中的衰减和 相位变化的参数:

 $\gamma = \sqrt{(R_0 + j\omega L_0)(G_0 + j\omega C_0)} = \alpha + j\beta$ (1) 式(1)中 α (dB/m)衰减常数,可近似表示为 $\alpha = \alpha_d$ + α_c .由于金属导体的趋肤效应会引起其表面电阻, 从而产生导体欧姆损耗 a_c ,通常表示为:

 $\alpha_{c} = 8.0686R_{s}/(W \cdot Z_{0})(dB/m)$ (2) 其中,W 传输线宽,Z₀ 传输线特征阻抗,R_s 导体表面 电阻:

 $R_{c} = \sqrt{(\pi \mu_{0} f / \sigma_{c})}$ (3)

这里, μ_0 导体材料的真空磁导率, σ_c 导体材料的电导率.

介质损耗 a_d 在高频情况下,几乎与频率的增加成正比:

$$\begin{aligned} \alpha_{d} &= 27.3\varepsilon_{r}(\varepsilon_{eff} - 1)\tan\delta / [\varepsilon_{eff}^{-1/2}(\varepsilon_{r} - 1) \\ \lambda_{0}](dB/m) \end{aligned}$$
(4)
其中, ε_{r} 衬底的相对介电常数, $\tan\delta$ 真空中衬底的介

电损耗角正切, λ_0 自由空间波长, ε_{eff} 有效介电常数,即共平面波导整体等效为混合介质后的介电常数:

 $\varepsilon_{\rm eff} = (\varepsilon_r + 1)/2 \tag{5}$

高频情况下,电磁场集中在介质基片内,引起介质分子的交替极化和晶格碰撞,使介质中的漏电流增加,导致介质损耗明显增加.因此降低介质损耗的关键在于基片介质材料的选择.表1列出硅、砷化镓、石英3种衬底在不同频率下 CPW 损耗.绝缘材料石英衬底内不存在可以自由移动的载流子,其介质损耗远小于半绝缘的 Si 和 GaAs.

2 多孔硅衬底上低损耗 CPW

在石英衬底上制备微波单片集成电路并非当今 成熟的主流技术,必须寻找一种能与超大规模集成 电路工艺兼容的低成本材料来替代石英. PS 厚膜衬 底可通过电化学方式在低阻 P 型或 N 型硅衬底上 直接腐蚀获得,从10μm 到几百 μm 膜厚,内部的多 孔性使其具有很高的电阻率,界面应力很小,表面活 性极高,气体容易进入,可在很短的时间内经过氧化 获得较厚的 OPS 层.图1 所示的3 种衬底分别制备 了 1.2 cm 长的 CPW, 用 HP8722D 矢量网络分析仪 和 Cascade12000 微波探针台进行扫频,探针间距 200µm,频率范围 0~40GHz. 图 2 是测试结果, PS 衬底上 CPW 的插入损耗非常接近石英衬底,远优于 2000Ω·cm 高阻硅衬底上形成的 0.8µm 多晶硅和 0.2μmSiO,组合衬底的损耗性能:在0-33GHz范围, 插入损耗小于 5dB/1.2cm; 在 33-40GHz 范围内, 小 千7.5dB/1.2cm.

3 讨论

表 2 图 4 中的样品信息 Table 2 The information of PS samples of Fig

1.61		C morman		samples of ri	57
样品	导电类型	传输线金属	PS 厚度	孔径	多孔度
1	N 型低阻	金	70µm	> 1 µm	60%
2	N 型低阻	金	120µm	10 – 50nm	60%
3	P型低阻	金	110µւտ	4 – 10nm	40%
4	高阻硅	铝	-	-	

图 3 是涂敷聚酰亚胺改善 PS/OPS 厚膜表面后 制备的 CPW. 信号线宽度呈周期变化, 是为减少在 其上制备开关阵列后所引起的阻抗不匹配. 图 4 是 表 2 中四个样品测得的 CPW S(21) 值. 分析 S 参数 (S_{21}, S_{11}) , 研究 CPW 的插入损耗: L = $-10lg(P_2/P_1)$. S_{21} 表示 1 端口到 2 端口的传输系数, 其模值为 $[S_{21}] = P_2/P_1$, 并以 dB 为单位, 测得的 S_{21} 即为插入



图 1 石英、多晶硅和 PS/OPS 衬底上 CPW 的剖面结构 Fig. 1 Cross-section of CPW on quarz, poly-Si and PS/OPS



图 2 石英、多晶硅和 PS 衬底的 CPW 传输线损耗(S₂₁比较)

Fig. 2 The S_{21} comparison of CPW on quartz, poly – Si and PS substrate



图 3 表 2 中样品的 CPW 照片 Fig. 3 CPW photo of a sample in Table 2





损耗值. 对照图 4 和表 2 可以看出:1)样品 1 和 2 的 插入损耗低于 10dB/1. 2 cm(0 - 40 GHz), 而同样尺 寸的样品 4 CPW 插入损耗随频率线性增加, 在 20 - 40GHz 范围达到 15~30dB/1.2cm.2) PS 物理参数 变化,对 CPW 损耗的影响很大.如样品 1、2 和 3 的 导电类型、电化学条件改变,获得的孔径、多孔度和 厚度不一样,损耗特性也就不同.

总之,PS 膜厚,孔径大,多孔度高,载流子运动 因迁移通道被孔与孔之间形成的势垒切断而不能移 动,电阻率增大,微波隔离加强,从而有效抑制电磁 耦合.还有多孔层中大量的晶格缺陷成为捕获载流 子的有效中心,漏电流几乎不存在,所以表现出非常 近似石英衬底的损耗(绝缘)特性.反之,随工作频 率提高,衬底的插入损耗呈线性增加.

4 结语

通过以厚膜 PS/OPS 作为衬底,制备获得了低 损耗微波共平面波导(CPW).证明了厚膜 PS/OPS 衬底可制备低损耗 RF/微波 CPW 传输线,性能优 良.厚膜 PS/OPS 与 VLSI 工艺兼容,可作为低成本、 低损耗、高性能微波单片集成应用.

REFERENCES

- [1] Luy J F , Strohm K M, Sasse E. Si/SiGe MMIC technology [C]. Microwave Symposium Digest, 1994, 3: 1755—1757.
- [2] Veljko M, Michael G, Edwin D B, et al. Micromachined microwave transmiss – ion lines in CMOS technology [J]. IEEE Trans. Microwave Theory Tech., 1997, 45: 630– 635.
- [3] Nam C M, Kwon Y S. High-performance planar inductor on thick oxidized porous silicon (OPS) substrate [J]. IEEE Microwave Guided Waved Lett., 1997, 17: 236-238.
- [4] Peres H E M, Femandez F, Ramirez J. High resistivity silicon layers obtained by hydrogen ion implantation [J]. J. Phys., 1997, 27 A (4): 237-239.
- [5] Guo F M, Zhu Z Q, Long Y F, et al. Study on low voltage actuated MEMS ff capacitive switches [J]. Sensors and Actuators A, 2003, 108: 128–133.
- [6] Park Jeong-Yong, Lee Jong-Hyun. Characterization of 10um thick porous silicon dioxide obtained by complex oxidation process for RF application [J]. *Materials Chemistry and Physics*, 2003, 82: 134–139.
- [7] Kim Han-Su, Chong Kyuchul, Xie Ya-Hong. The promising role of porous Si in mixed – signal integrated circuit technology [J]. Phys. Stat. Sol. (a), 2003, 197: 269–274.